東京高等裁判所 平成８年（行ケ）４１号 判決 1997年10月28日
神奈川県川崎市中原区上小田中４丁目１番１号
原告
富士通株式会社
同代表者代表取締役
関澤義
同訴訟代理人弁護士
羽柴隆
同
古城春実
同弁理士
井桁貞一
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官 荒井寿光
同指定代理人
倉地保幸
同
真々田忠博
同
及川泰嘉
同
小池隆
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
事実
第一 当事者の求めた裁判
一 原告
「特許庁が平成３年審判第７１９７号事件について平成７年１２月１５日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
二 被告
主文と同旨の判決
第二 請求の原因
一 特許庁における手続の経緯
原告は、昭和５６年１２月１４日、名称を「薄膜トランジスタの製造方法」とする発明（以下「本願発明」という。）について特許出願（特願昭５６－２０１２２７号）をしたが、平成３年２月１９日に拒絶査定を受けたので、同年４月１８日に審判を請求した。この請求は平成３年審判第７１９７号事件として審理され、特許出願公告（特公平５－４７９８１号）されたが、特許異議の申立があり、平成７年１２月１５日、「本件審判の請求は、成り立たない。」との審決があり、その謄本は平成８年２月７日に原告に送達された。
二 本願発明の要旨
グロー放電装置により、ゲート電極パターンが形成されている基板上に該ゲート電極パターンを被うように、ゲート絶縁膜と、水素化されたアモルファスーシリコン膜と、パッシベーション膜とを真空を破ることなく原料ガスの切替えにより連続して積層形成した後、前記パッシベーション膜を少なくとも前記ゲート電極パターンに対応するチャネル部を残して除去し、しかる後該除去部分に前記アモルファスーシリコン膜とオーミック接触するソース及びドレイン電極を形成したことを特徴とする薄膜トランジスタの製造方法。
三 審決の理由の要点
１ 本願発明の要旨は前項記載のとおりである。
２ 引用例の記載
(1) 「アプライド、フィジックス、レター」１９８１年５月１５日発行、第３８巻第１０号、７９４頁、７９５頁（Appl.Phys.Lett.Vol.38,No.15 p.794－795、以下「第１引用例」という。）には、ゲートとしてＮ+単結晶シリコン基板を用い、該ゲート上にＳｉ3Ｎ4薄層を形成し、続いて、グロー放電アモルファスシリコンを堆積し、最後に、二酸化シリコン層を堆積した後に、アルミ蒸着のソース、ドレインコンタクトを決めるためフォトリソグラフィを用いたアモルファスシリコンとシリコンナイトライドによる薄膜トランジスタの製造方法が記載されている。
(2) 特開昭５６－１３５９６８号公報（昭和５６年１０月２３日出願公開。以下「第２引用例」という。）には、非晶質シリコン薄膜トランジスタの製造方法として、「このように表面化処理したガラス基板１０６上にアルミニウムを・・・真空蒸着し・・・ゲート電極を形成するため電極のパターニング、エッチングを・・・通常の方法で行った。」（６頁左上欄１５行～右上欄２行）、「この様な条件でプラズマを１時間維持させてゲート電極１０１を覆う様にして基板１０６上に窒化シリコンを堆積させて０．１２μ厚の絶縁層１０４を形成した。次に前記絶縁層１０６上に該層１０６作成装置と同一装置を用い次の様にして水素化非晶質シリコン（ａ－Ｓｉ：Ｈ）を堆積させた半導体層１０５を形成した。」（６頁右下欄２行～７頁左上欄３行）、さらに「(c)：試料Ａと同様に半導体層１０５までを形成した後、・・・グロー放電を再開させｎ+層１０７を形成した。・・・。(d)：試料Ｃとくらべ、半導体層１０５形成後高周波電界を０とせず、グロー放電が生じた状態で速やかに、ストップバルブ２０９－２を閉じ、・・・この様な条件でグロー放電を１時間維持させ０．１μ厚のｎ+層１０７を形成し、その後試料Ｃと同様なパターニング、エッチング処理を施し同一形状のソース電極１０２、ドレイン電極１０３を形成した。」（７頁左下欄１３行～８頁左上欄４行）と記載され、第２図(a)及び(b)に、前記薄膜トランジスタを製造するための装置を示し、膜形成に必要なガスを切り替えて供給し、薄膜トランジスタの各層を連続形成することが説明されている。
３ 本願発明と第１引用例記載の発明との対比
(1) 本願発明において、「ゲート電極パターン」と記載されているが、明細書の記載によれば、このパターンとは、形は定かでないが、ゲート電極がある形を持っているという程度の意味と解され、第１引用例に記載された薄膜トランジスタにおけるゲート電極でも形を持っているといえ、また、第２引用例にも記載されているように、ゲート電極を矩形状のパターンとすることは周知技術である。
また、第１引用例には、二酸化シリコン層の目的として、例えば吸着されたガスによって表面のバンドが曲がる可能性をさける旨記載されているから、前記二酸化シリコン層もパッシベーション膜に相当している。
(2) ここで、本願発明と第１引用例に記載された発明とを対比すると、両者は、ゲート電極パターンが形成されている基板上に該ゲート電極パターンを被うように、ゲート絶縁膜と、アモルファスーシリコン膜と、パッシベーション膜とを、積層形成した後、前記パッシベーション膜を少なくとも前記ゲート電極パターンに対応するチャネル部を残して除去し、しかる後該除去部分に前記アモルファスーシリコン膜とオーミック接触するソース及びドレイン電極を形成する薄膜トランジスタの製造方法の点で一致している。
(3) しかしながら、本願発明が、ゲート電極パターンが形成されている基板上に、ゲート絶縁膜と、アモルファスーシリコン膜と、パッシベーション膜とを真空を破ることなく原料ガスの切替えにより連続して積層形成しているのに対し、第１引用例記載の発明では、ゲート上に、Ｓｉ3Ｎ4薄層、アモルファスシリコン、そして二酸化シリコン層を堆積するのに、真空を破ることなく原料ガスの切替えにより連続して積層形成しているかどうか記載されていない点で相違している。
４ 相違点の検討
(1) 第１引用例には、「Ｓｉ3Ｎ4薄層（～０．５μｍ）がＳｉＨ4とＮＨ3の混合物のプラズマ分解によって」、「グロー放電アモルファスシリコンが堆積され」、及び「二酸化シリコン層がテトラエトキシシランのプラズマ分解によって」と記載されているように、Ｓｉ3Ｎ4、アモルファスシリコン、二酸化シリコンのいずれの層もグロー放電装置によって形成が可能であることが示されている。
一方、第２引用例の記載によれば、第２図(a)及び(b)に示されるようなグロー放電を維持できる装置を用いて、ガスの供給を切り替えることにより、ゲート電極パターン形成されている基板１０６上に、窒化シリコンからなる絶縁膜１０４を、次に前記絶縁膜１０６上に水素化非晶質シリコン（ａ－Ｓｉ：Ｈ）を堆積させて半導体層１０５を、さらに半導体層１０５上にｎ+層１０７を真空を破ることなく連続して形成しているから、上記記載から、非晶質シリコン薄膜トランジスタを構成する各層の形成にあたり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成することが示されている。
(2) してみやと、第１引用例記載の薄膜トランジスタの製造方法でも、ゲート上にＳｉ3Ｎ4薄層を、続いて、グロー放電アモルファスシリコンを堆積し、最後に、二酸化シリコン層を堆積しており、いずれの層もグロー放電下で形成できることであるから、これらのＳｉ3Ｎ4、アモルファスシリコン、そして二酸化シリコンの各層を形成する際に、同一のグロー放電装置を用いて、真空を破ることなく連続して３層の膜を形成することは容易に想到できることである。そして、同一のグロー放電装置に切り替えて供給するガスについて、形成すべき膜の種類に応じて必要なガスを用意することに格別な創意工夫を要しない。
５ したがって、本願発明は、第１、第２引用例に記載された発明及び周知技術に基づいて当業者が容易に発明することができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
四 審決を取り消すべき事由
審決の理由の要点１は認める。同２(1)は争う。同２(2)は認める。同３(1)、(3)は認める。同３(2)は争う。同４(1)のうち、「非晶質シリコン薄膜トランジスタを構成すう各層の形成にあたり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成することが示されている。」との部分は争い、その余は認める。同４(2)は争う。同５は争う。
審決は、第１引用例の記載事項の認定を誤って、本願発明と第１引用例記載の発明との一致点の認定を誤り、かつ、相違点にういての判断を誤って、本願発明の進歩性を否定したものであるから、違法として取り消されるべきである。
１ 第１引用例の記載事項の誤認と一致点の認定の誤り（取消事由１）
(1) 薄膜トランジスタ（ＴＦＴ）の従来の製法は、ガラス基板の一表面の上に、<１>ゲート絶縁膜を形成し、<２>各ＭＩＳＦＥＴ（トランジスタの１種）のチャネル部となる半導体材料の薄膜を形成し、<３>同じくソース電極及びドレイン電極となる金属膜を形成し（上記各層を順次積層し）、上記<３>の工程後に各ＭＩＳＦＥＴのソース電極とドレイン電極とをそれぞれ離間画定するほか、各ＭＩＳＦＥＴをチャネル部に至るまで分割して互いに分離し、最後に、<４>上記各ＭＩＳＦＥＴのソース電極とドレイン電極間の絶縁及び上記電極間に露呈した各ＭＩＳＦＥＴのチャネル部表面と回路の配線全体を保護するため、絶縁性のパッシベーション膜（保護膜）で被覆する工程順序によっていた。つまり、積層工程だけに着目すると、上記<１>→<２>→<３>→<４>の工程順序である。
本願発明の発明者らは、従来法における上記<４>の積層工程をいわば<４>’と<４>”に二分割する方法を考え、上記<１>→<２>の積層工程の直後に、アモルファスシリコン膜上に絶縁膜を積層形成する工程<４>’を経ることによって、<１>→<２>→<４>’の工程順序とし、その後に、真空を破って上記絶縁膜の選択的エッチングによりチャネル部表面保護のためのパッシベーション膜を形成し、それから<３>の積層工程、ソース電極とドレイン電極の画定及びＭＩＳＦＥＴの分離を行うということであり、その実現手段としては、上記<１>→<２>→<４>’の工程を真空を破ることなく原料ガスを切替え連続して行うということである。もちろん、実用的なＴＦＴにとっては、上記<１>→<２>→<４>’→<３>の工程を経てＭＩＳＦＥＴを形成した後に、ＭＩＳＦＥＴ及び電極配線等の全体を保護するパッシベーション膜を形成する工程、すなわち、従来の<４>に匹敵する工程（<４>”の工程）を経ることが不可欠であるから、実際の積層工程は、<１>→<２>→<４>’→<３>→<４>”の順序となる。
(2) 審決は、「第１引用例には、ゲートとしてＮ+単結晶シリコン基板を用い、該ゲート上にＳｉ3Ｎ4薄層を形成し、続いて、グロー放電アモルファスシリコンを堆積し、最後に、二酸化シリコン層を堆積した徐に、アルミ蒸着のソース、ドレインコンタクトを決めるためフォトリソグラフィを用いたアモルファスシリコンとシリコンナイトライドによる薄膜トランジスタの製造方法が記載されている。」旨認定している。すなわち、前記<１>→<２>→<４>’→<３>の工程順序であると認定している。
しかし、第１引用例には、従来の積層工程である、Ｓｉ3Ｎ4薄層の形成の工程（<１>の工程）、グロー放電アモルファスシリコンの堆積工程（<２>の工程）、金属膜を形成し、ソース・ドレイン電極を離間画定する工程（<３>の工程）、二酸化シリコン膜の堆積工程（<４>の工程）が記載されているものというべきである。
第１引用例の記載の順序は、事実としての工程順序を示すものではなく、単に、説明記載の順序がそうなっているにすぎないと解すべきである。
第１引用例は、その説明記載の順序として、まず、真空下のグロー放電を利用する処理工程の説明だけをまとめて、これを上記<１>、<２>及び<４>の各工程として記述し、<４>の処理を行う理由について補足説明し、次いで、上記工程とは異質の真空室外の工程に言及し、<３>の工程とフォトリソグラフィによる選択的エッチングでソース電極とドレイン電極とを画定する工程及び各ＭＩＳＦＥＴを分離形成する工程を説明していると読むのが相当である。
第１引用例は、その工程の時間的前後関係については、<４>の工程を"Finally"と明記している。これは、ソース・ドレイン間に絶縁膜を形成する工程が最終の工程であることを明らかにしているものと解される。
第１引用例の記載を上記のように解すべき実質的理由は次に述べるとおりである。
ⅰ．本願発明以前には、最終のパッシベーション膜形成のための再加熱に起因するチャネル部の永久的損傷ないし変質によって、ＭＩＳＦＥＴの動作特性が不良化することについての知見が存在しなかった。それゆえ、従来の逆スタガ型ＴＦＴの製造工程では、上記<１>→<２>→<３>→<４>の工程順序をとってきており、それが本願出願前の当業者にとっての技術常識であった。
第１引用例には、ＴＦＴ形成工程中のアモルファスシリコン膜堆積工程を経た後の製造工程であう最終のパッシベーション膜形成のための加熱に起因するチャネル部の永久的損傷ないし変質及びこれによるＭＩＳＦＥＴの動作不良化について全く示唆するところがない。
上記のような技術常識を有する当業者は、第１引用例の記載を見たとき、同引用例の実験供試品は上記<１>→<２>→<３>→<４>の工程順序で製作されたと解するのが通常である。
ⅱ．第１引用例は、実験供試品の製作工程の説明中に、二酸化シリコン膜のエッチング工程を記載していない。
ところで、第１引用例の実験供試品の製作工程が、原告主張のとおり、上記<１>→<２>→<３>→<４>の工程順序であるからには、<３>の工程に続いて、ソース電極及びドレイン電極は画定され、ＭＩＳＦＥＴも分離ずみであるがら、その後は、<４>の工程においてグロー放電により二酸化シリコン膜（パッシベーション膜）を形成するなどの常套手段を採ればよい。すなわち、電極の画定やＭＩＳＦＥＴの分離を後工程で行う場合にあらかじめ必要とされるフォトリソグラフィによる二酸化シリコン膜の選択的なエッチング工程は存在する余地がない。したがって、第１引用例にその説明がないのが当然である。
しかし、仮に、審決の認定したように、第１引用例の実験供試品が従来の工程順序と異なり、Ｓｉ3Ｎ4薄層の形成の工程（<１>の工程）→グロー放電アモルファスシリコンの堆積工程（<２>の工程）→二酸化シリコン膜の堆積工程（<４>’の工程）→金属膜を形成し、ソース・ドレイン電極を離間画定する工程（<３>の工程）の順序で積層されたのであれば、<４>’の工程→<３>の工程順序は特筆されるべき新規な工程順序であり、第１引用例中に当然記載されるはずである。また、審決が認定したような工程順序であれば、<４>’の工程と<３>の工程の間には、<４>’の工程で形成した二酸化シリコン膜（パッシベーション膜）のフォトリソグラフィによる選択的エッチングの工程が必ず介在しなければならない。けだし、そうでなければ、そもそもゲート電極及びドレイン電極を形成することが不可能であるからである。このような工程順序は、新規であり重要であるから、その説明を省略してよいようなことではなく、その記載を実験報告書から省くということは考えられない。
ところが、第１引用例には、<４>’の工程→<３>の工程を採ったことについての何らの記載ないし示唆がなく、また、<４>’の工程→<３>の工程を採用したときに必須不可欠となる二酸化シリコン膜のフォトリソグラフィによる選択的エッチングの工程について何らの説明もされていない。
上記のような第１引用例の説明記載を通常の当業者が読めば、同引用例の実験供試品の製作工程は、電極の画定等に必要な二酸化シリコン膜のフォトリソグラフィによる選択的エッチングを必要としない積層工程、つまり、<１>→<２>→<３>→<４>の工程順序であると理解するはずである。
ⅲ．二酸化シリコン膜を形成する目的の説明に照らしても、第１引用例の供試品は、従来の工程順序によって製作されたと解するのが自然である。
まず、ＭＩＳＦＥＴのチャネル部の変質による動作不良の原因を大別すると、(a)チャネル部となるアモルファスシリコン膜を堆積した後のエッチングなどの後工程に起因するものと、(b)ＭＩＳＦＥＴの完成後における外部環境に起因するものとが考えられる。前者としては、後のエッチング工程における洗浄不完全による汚染などがあり、後者としては、外界の気体がチャネル部に吸着することによる可逆的又は不可逆的なチャネル部の変質などが考えられる。
ところで、第１引用例中の説明によれば、その実験をした研究者は、実験供試品に二酸化シリコン膜を設けているが、その目的は、実験期間中に、実験供試品のＭＩＳＦＥＴのチャネル部が、例えば種々のガスを吸収して可逆的に特性を変じ、実験結果が不正確になるのを避けるためであったと認められる。このような保護膜は、いうまでもなく、ＭＩＳＦＥＴ完成後における不良化を防止するためのものであり、従来の最終工程で形成する保護膜そのものである。第１引用例の説明中には、アモルファスシリコン膜形成後のＭＩＳＦＥＴの製造工程に起因するチャネル部の変質を防ぐというような問題意識が認められない。
本願出願当時の当業者は、保護膜がＭＩＳＦＥＴの集積回路形成における最終工程で形成されるものと認識しており、アモルファスシリコン膜の形成に続く後工程の再加熱によるチャネル部の変質などという問題を知らず、この問題解決のためチャネル部の部分保護などという考えを有していない。
このような当業者が第１引用例を見れば、同引用例は在来の保護膜そのものを設けているのであるから、その形成方法は、在来の工程順序によったものと理解するのが通常である。
(3) 仮に、上記(2)のとおり認定できないとしても、第１引用例の記載からは、せいぜい同引用例に記載された供試品の製造方法がいかなる工程順序であるか不明であるといえるにすぎないのであって、審決のように、本願発明と同様の工程であると認定することはできない。
第１引用例中の図面をみても、アルミ電極とパッシベーション膜とが並んで示されているだけであって、アルミ電極の形成に先立ち、パッシベーション膜を形成する工程順序であると積極的に認めるに足りる図面にはなっていない。
(4) 以上のとおりであって、第１引用例の記載事項についての審決の認定は誤りであり、したがって、一致点の認定も誤りである。
２ 相違点の判断の誤り（取消事由２）
(1) 第１引用例において二酸化シリコン膜を形成する技術的理由は、すでに完成した実験供試品のチャネル部が実験期間中にガスを吸収するなどして実験結果を不正確にすることを防ぐという思想である。これに対して、第２引用例の発明は、本件明細書中に従来法として記載されている工程順序を踏襲した上で、ソース電極及びドレイン電極とチャネル部との電気的接続性を改良しようという発明である。すなわち、前者は、ＭＩＳＦＥＴのチャネル部に着目し、その変質を避けることを目的としているのに対し、後者は、ソース電極及びドレイン電極のオーム接触の改善を目的としており、したがって、両者は問題にしている事項が全く異なる。
そのため、審決が認定した第１引用例の<１>→<２>→<４>’→<３>の工程と、第２引用例の従来法を踏襲した<１>→<２>→<２>’（真空を破ることなく、アモルファスシリコン膜の上にｎ+層を堆積する工程）→<３>→<４>の工程とは、前者が<４>’→<３>の順序であるのに対して、後者は<３>→<４>の順序であって、工程順序についての思想が正反対であり互いに排他的である。それゆえ、第１引用例の技術と第２引用例の技術とを組み合わせて実施することは、工程順序として絶対に不可能である。
(2) のみならず、本願出願の時点で第１引用例及び第２引用例をみた当業者は、本願発明の技術思想を知らない状態で上記各引用例に接するのであり、本願発明の課題とされているような最終のパッシベーション膜形成工程中の再加熱によるチャネル部の変質という現象を知らず、この点についての問題意識がない。
このような問題意識のない当業者は、第１引用例と第２引用例に接しても、両者を結び付けて考える契機がないから、第１引用例については、導電性のテスト結果に着目して読解し、第２引用例については、電極の電気的接続を向上させるための手段とその効果とに着目して読解するだけであり、それ以上のことは考えない。すなわち、問題意識のない当業者は、第１引用例と第２引用例とをみて、両者は目的においても工程順序においても互いに全く異なる技術思想であると考えただけで終わってしまい、第１引用例と第２引用例とを結び付けることができず、<１>→<２>→<４>’の工程を真空を破らずにガスの切替えにより連続して行うという本願発明の技術思想に到達するはずはない。
(3) 以上のとおりであって、相違点についての審決の判断は誤りである。
第三 請求の原因に対する認否及び反論
一 請求の原因一ないし三は認める。同四は争う。審決の認定、判断は正当であって、原告主張の誤りはない。
二 反論
１ 取消事由１について
(1) 第１引用例の７９４頁左欄１８行ないし３４行には、第１図（別紙図面参照）に示されたＴＦＴの製造工程について記載されており、これによると、「Ｓｉ3Ｎ4の薄層（～０．３μｍ）は、ＳｉＨ4及びＮＨ3の混合ガスのプラズマ分解により形成される。次に、高純度シランからグロー放電によるアモルファスシリコン（～０．５μｍ）が積層される。最後に、テトラエトキシシランのプラズマ分解により、二酸化シリコン層が積層される。この酸化層の目的は、例えば吸着されたガスにより表面バンドが曲がらないようにするためである。通常のフォトリソグラフィ技術の適用により、蒸着アルミニウムのソース及びドレインのコンタクトが画定され、そしてアモルファスシリコンは、デバイス間分離のためにＳｉ3Ｎ4までエッチバックされた。」と記載されており、「次に」、「最後に」とあるところからすれば、上記記載は、Ｓｉ3Ｎ4薄層、アモルファスシリコン層、そして二酸化シリコン層の３層が、Ｎ+単結晶シリコン基板上に、この順に形成されると解釈すべきである。
原告は、"Finally"はソース・ドレイン間に絶縁膜を形成する工程が最終の工程であることを示している旨主張するが、"Finally"は"followed by"を受けたもので、このＳｉ3Ｎ4の薄層形成、アモルファスシリコンの積層、二酸化シリコン層の積層工程の最後であって、全製造工程の最後を意味するものではない。
また、原告は、二酸化シリコン膜のフォトリソグラフィによる選択エッチング工程については何も述べてなく、従来の工程順序によって製作されたと解するのが自然である旨主張するが、二酸化シリコン膜の除去について特段の具体的な記載がなされていなくとも、学術文献としては上記記載でＴＦＴの製造または構造の概要を説明するに十分である。
そして、第１引用例に記載された工程順序で形成すれば、第１図に図示の構造のＴＦＴが完成することは明らかであり、二酸化シリコン膜のフォトリソグラフィによる選択エッチングの工程について何ら記載のないことが、ＴＦＴの製造方法の全工程が従来工程によるものとするのは早計である。
(2) 半導体素子製造工程の途中段階において、表面の電気的特性を安定化させるためにＳｉ半導体表面のパッシベーションを行うことは、製造工程の最終段階でのパッシベーションと共に、当業者には周知の技術であった（乙第１号証及び乙第２号証）。さらに、アモルファスシリコン薄膜は空気中の水等の吸着物質に敏感で、容易に特性を悪化させてしまう。
このため、本願出願当時、パッシベーション膜は、ＭＩＳＦＥＴの集積回路形成における最終工程で形成されると認識されていたとする原告の主張は当を得ておらず、製造の途中段階において外部雰囲気からの影響を避けるために形成することはあり得たものである。
そうすると、第１引用例に記載されたＴＦＴの工程順序における二酸化シリコン膜は、製造の途中段階におけるパッシベーション膜であり、さらに、アモルファスシリコン膜の特性悪化を防ぐためにチャネル部を覆うパッシベーションであるといえる。このため、二酸化シリコン膜の形成がＴＦＴの工程順序における最終工程である必然性は全くない。
したがって、第１引用例には、チャネル部保護型ＭＩＳＦＥＴの製造における、<１>Ｓｉ3Ｎ4薄層の形成、<２>グロー放電アモルファスシリコンの堆積、<４>’二酸化シリコン層の堆積、<３>アルミニウムの蒸着及びフォトリソグラフィによるソース・ドレインコンタクトの形成の工程順序を経る方法（<１>→<２>→<４>’→<３>）が示されている。
２ 取消事由２について
(1) 第１引用例には、上記の工程順序が示されている。そして、二酸化シリコン層の目的が、例えば吸着されたガスにより表面バンドが曲がらないようにするためであることを考慮すると、この二酸化シリコン層もパッシベーションの役割を有し、二酸化シリコン層の形成後の処理に対するアモルファスシリコン層のチャネル部の保護をも行っているものといえる。
してみると、第１引用例においては、Ｓｉ3Ｎ4、アモルファスシリコン膜、金属薄膜をグロー放電で形成でき、また、第２引用例には、非晶質シリコン薄膜トランジスタを構成する各層の形成に当たり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成することが記載されている以上、第１引用例で形成する３層を、第２引用例に記載された方法で形成してみようとすることは、当業者があれば容易に想到できることである。
(2) 審決が第２引用例記載のものから、相違点の判断のために具体的に引用した技術は、「非晶質シリコン薄膜トランジスタを構成する各層の形成にあたり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成すること」であり、製造方法全体について引用したものではない。
また、第２引用例に記載された発明においても、乙第２号証にも示されているように、一旦形成された薄膜が大気等の外部環境に晒されることにより変質してしまうという技術的課題を認識しており、これを防止することを考慮している。
上記のとおり、製造工程の途中でパッシベーションを行うこと、及び、アモルファスＳｉ薄膜は空気中の水分等で特性の劣化を起こしてしまうという技術課題が、本願出願前に当業者によく知られていた以上、第１引用例に記載されたＭＩＳＦＥＴを製造するに当たり、同様な技術課題を認識する第２引用例に記載された「真空を破ることなく、連続して３層の膜を形成する」製造技術を適用してみようとすることは、当業者が容易に想到するところにすぎないものである。
第四 証拠
本件記録中の書証目録記載のとおりであって、書証の成立はいずれも当事者間に争いがない。
理由
一 請求の原因一（特許庁における手続の経緯）、二（本願発明の要旨）、三（審決の理由の要点）は、当事者間に争いがない。
そして、本願発明と第１引用例記載の発明との相違点が審決認定のとおりであることについても、当事者間に争いがない。
二 本願発明の概要
甲第２号証及び甲第５号証によれば、「従来薄膜トランジスタを形成する場合、ガラス基板上にゲート電極を形成したものにゲート絶縁膜と水素化されたアモルファスーシリコン膜を成膜して、真空を破って装置から取り出しフォトリソグラフィーによりソース・ドレイン電極を形成した後に、・・・ＳｉＯ2膜・・・等の絶縁膜をパッシベーション膜としていた。しかし、上記方法では一度真空を破ってソース・ドレイン電極のパターン化を行なった後にパッシベーション膜を成膜するために、どうしてもチャネル部の汚れが生じる、あるいは良質のパッシベーション膜を形成するためには、常温より２００℃以上に再度基板加熱するために、それによるダメージが生じるという不都合があった。」（甲第２号証１欄１６行ないし２欄８行）ことから、本願発明は、「チャネル部の汚れあるいは、パッシベーション膜を成膜するときのチャネル部のダメージを少なくすることを目的として薄膜トランジスタの製造法を提供する」（同２欄９行ないし１３行）ことを目的として、前示要旨のとおりの構成を採用したものであり、「ゲート絶縁膜とアモルファスーシリコン膜及びパッシベーション膜の３層は真空を破ることなく連続で形成してあるため、チャネル部の汚れはなく信頼性の高い薄膜トランジスタを形成できる。」（同３欄９行ないし４欄３行）という効果を奏するものであることが認められる。
三 取消軸についての判断
１ 取消事由１について
(1) 本願発明において、「ゲート電極パターン」と記載されているが、明細書の記載によれば、このパターンとは、形は定かでないが、ゲート電極がある形を持っていうという程度の意味と解され、第１引用例に記載された薄膜トランジスタにおけるゲート電極でも形を持っているといえること、ゲート電極を矩形状のパターンとすることは周知技術であること、第１引用例の二酸化シリコン層がパッシベーション膜に相当していることは、当事者間に争いがない。
(2) 第１引用例（甲第３号証）には、第１図に概略図が示されたＴＦＴの製造工程について、「Ｎ+単結晶シリコン基板（・・・）がゲートに使用されており、・・・。Ｓｉ3Ｎ4の薄層（～０．３μｍ）は、ＳｉＨ4及びＮＨ3の混合ガスのプラズマ分解により形成される。次に、高純度シランからグロー放電によるアモルファスシリコン（～０．５μｍ）が積層される。最後に、テトラエトキシシランのプラズマ分解により、二酸化シリコン層が積層される。この酸化層の目的は、例えば吸着されたガスにより表面バンドが曲がらないようにするためである。通常のフォトリソグラフィ技術の適用により、蒸着アルミニウムのソース及びドレインのコンタクトが画定され、そしてアモルファスシリコンは、デバイス間分離のためにＳｉ3Ｎ4までエッチバックされた。」（訳文２頁３行ないし１３行）と記載されていることが認められ、この記載によれば、審決が、「第１引用例には、ゲートとしてＮ+単結晶シリコン基板を用い、該ゲート上にＳｉ3Ｎ4薄層を形成し、続いて、グロー放電アモルファスシリコンを堆積し、最後に、二酸化シリコン層を堆積した後に、アルミ蒸着のソース、ドレインコンタクトを決めるためフォトリソグラフィを用いたアモルファスシリコンとシリコンナイトライドによる薄膜トランジスタの製造方法が記載されている。」とした認定、すなわち、第１引用例記載の発明における工程順序につき、Ｓｉ3Ｎ4薄層の形成（<１>の工程）、グロー放電アモルファスシリコンの堆積（<２>の工程）、二酸化シリコン膜の堆積（<４>’の工程）、アルミニウムの蒸着及びフォトリソグラフィによるソース・ドレインコンタクトの形成（<３>の工程）の順序であるとした認定に誤りはないものというべきである。
(3)ⅰ．原告は、第１引用例には、二酸化シリコン膜の堆積工程（<４>の工程）について"Finally"と明記されており、これは、ソース・ドレイン間に絶縁膜を形成する工程が最終の工程であることを明らかにしているものと解され、第１引用例は、その説明記載の順序として、まず、真空下のグロー放電を利用する処理工程の説明だけをまとめて、これをＳｉ3Ｎ4薄層の形成（<１>の工程）、グロー放電アモルファスシリコンの堆積（<２>の工程）及び二酸化シリコン層の堆積（<４>の工程）として記述し、<４>の処理を行う理由について補足説明し、次いで、上記工程とは異質の真空室外の工程に言及し、上記<３>の工程とフォトリソグラフィによる選択的エッチングでソース電極とドレイン電極とを画定する工程及び各ＭＩＳＦＥＴを分離形成する工程を説明していると読むのが相当である旨主張する。
しかし、まず、第１引用例には、「A thin layer of Si3N4 （～０．３μｍ） is grown by plasma decomposition of mixture of SiH4and NH3. This is followed by depositing glow discharge amorphous silicon （～０．５μｍ） from pure silane. Finally a layer of silicon dioxide is deposited by plasma decomposition of tetraethoxysilane.」（７９４頁左欄）と記載されており、これによれば、上記"Finally"は、Ｓｉ3Ｎ4の薄層形成、グロー放電アモルファスシリコンの堆積、二酸化シリコン層の堆積という積層工程の最後を意味するものであり、ＴＦＴの全製造工程の最後を意味するものとは認められない。
また、第１引用例記載の製造工程が原告主張のとおり従来の工程順序（<１>→<２>→<３>→<４>）であるとすれば、<４>の工程でＴＦＴの全面がパッシベーション膜（保護膜）で被覆され、ソース・ドレイン電極間の溝内部及びソース・ドレイン電極を覆う構造となるはずであるが、第１引用例の第１図に記載のＴＦＴは、ソース・ドレイン電極が二酸化シリコン膜（パッシベーション膜）と面一であり、二酸化シリコン膜がソース・ドレイン電極を覆っていない。
さらに、第１引用例の二酸化シリコン層は、上記のとおり、「吸着されたガスにより表面バンドが曲がらないようにするため」に積層されるものであることから、二酸化シリコン膜の堆積工程は、ガスと触れないために真空室中であって、グロー放電アモルファスシリコンの堆積工程（<２>の工程）の直援であると考えるのが自然である。
したがって、原告の上記主張は採用できない。
ⅱ．原告は、第１引用例の記載を上記原告主張のように解すべき実質的理由として、請求の原因四１(2)ⅰ．ないしⅲ．のとおり主張する。
まず、第１引用例には、ＴＦＴ形成工程中のアモルファスシリコン膜堆積工程を経た後の製造工程である最終のパッシベーション膜形成のための加熱に起因するチャネル部の永久的損傷ないし変質及びこれによるＭＩＳＦＥＴの動作不良化について示唆するところがないからといって、上記(2)に認定の第１引用例の記載内容及び第１引用例の第１図によれば、第１引用例の記載を見た当業者が、第１引用例の実験供試品は原告主張の<１>→<２>→<３>→<４>の工程順序で製作されたものと解するのが通常であるとは認められない。
次に、第１引用例記載の工程順序は、上記のとおり、Ｓｉ3Ｎ4薄層の形成（<１>の工程）、グロー放電アモルファスシリコンの堆積（<２>の工程）、二酸化シリコン膜の堆積（<４>’の工程）、アルミニウムの蒸着及びフォトリソグラフィによるソース・ドレインコンタクトの形成（<３>の工程）の順序であると認定し得るのであるが、この順序で第１引用例の第１図に例示されるＴＦＴのソース・ドレイン電極が二酸化シリコン膜と面一となるようにするためには、ソース・ドレイン電極を形成する箇所をエッチング工程等により除去する必要があることは明らかであるから、第１引用例記載のＴＦＴの製造方法において、当然、選択的エッチング工程に相当する工程が存在するものと認められ、また、甲第３号証は学術文献であって、アモルファスシリコンー窒化シリコン薄膜トランジスタの具体的な製造方法を教示するものではなく、製造工程上当然行われるべき事項の具体的記載は省略されているものと推認されるから、第１引用例に、二酸化シリコン膜のフォトリソグラフィによる選択エッチングの工程が具体的に記載されていないからといって、第１引用例記載のＴＦＴ製造の工程順序が、原告の主張する従来の工程順序であると解すべきであるということにはならない。
さらに、第１引用例の二酸化シリコン膜による保護膜が、原告主張のとおりＭＩＳＦＥＴ完成後における外部環境に起因する不良化を防止するためのもので、従来の最終工程で形成する保護膜であるならば、<４>の工程によって保護膜がソース・ドレイン電極を覆うことになるはずであるところ、第１引用例の第１図にはそのようには描かれていないことが認められる。
したがって、原告の上記主張は採用できない。
ⅲ．原告は、仮に、第１引用例の工程順序につき原告主張のとおり認定できないとしても、せいぜい第１引用例に記載された供試品の製造方法がいかなる工程順序であるか不明であるといえるにすぎないのであって、審決のように、本願発明と同様の工程であると認定することはできない旨主張するが、叙上認定、説示したところに照らして採用できない。
(4) 以上のとおりであって、第１引用例の記載事項についての審決の認定に誤りはなく、したがって、一致点の認定にも誤りはなく、取消事由１は理由がない。
２ 取消事由２について
(1) 第１引用例には、「Ｓｉ3Ｎ4薄層（～０．５μｍ）がＳｉＨ4とＮＨ3の混合物のプラズマ分解によって」、「グロー放電アモルファスシリコンが堆積され」、及び「二酸化シリコン層がテトラエトキシシランのプラズマ分解によって」と記載されているように、Ｓｉ3Ｎ4、アモルファスシリコン、二酸化シリコンのいずれの層もグロー放電装置によって形成が可能であることが示されていること、第２引用例には審決摘示の事項が記載されていること、第２引用例の記載によれば、第２図(a)及び(b)に示されるようなグロー放電を維持できる装置を用いて、ガスの供給を切り替えることにより、ゲートパターンが形成されている基板１０６上に、窒化シリコンからなる絶縁膜１０４を、次に前記絶縁膜１０６上に水素化非晶質シリコン（ａ－Ｓｉ：Ｈ）を堆積させて半導体層１０５を、さらに半導体層１０５上にｎ+層１０７を真空を破ることなく連続して形成していることは、当事者間に争いがない。
(2) 上記のとおり、第２引用例には、非晶質シリコン薄膜トランジスタを構成する各層の形成にあたり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成することが示されているところ、第１引用例記載の薄膜トランジスタの製造方法においても、ゲート上にＳｉ3Ｎ4薄層、グロー放電アモルファスシリコン、二酸化シリコン層を順次堆積しており、いずれもの層もグロー放電下で形成できることであるから、Ｓｉ3Ｎ4薄層、グロー放電アモルファスシリコン、二酸化シリコン層の各層を形成する際に、同一のグロー放電を用いて、真空を破ることなく連続して３層の膜を形成することは、当業者において容易に想到し得ることであると認められ、同一のグロー放電装置に切り替えて供給するガスについて、形成すべき膜の種類に応じて必要なガスを用意することについても特に創意工夫が必要であるとは認められない。
(3)ⅰ．原告は、第１引用例において二酸化シリコン膜を形成する技術的理由は、ＭＩＳＦＥＴのチャネル部に着目し、その変質を避けることを目的としているのに対し、第２引用例の発明は、ソース電極及びドレイン電極のオーム接触の改善を目的としており、したがって、両者は問題にしている事項が全く異なり、審決が認定した第１引用例の<１>→<２>→<４>’→<３>の工程と、第２引用例の従来法を踏襲した<１>→<２>→<２>’（真空を破ることなく、アモルファスシリコン膜の上にｎ+層を堆積する工程）→<３>→<４>の工程とは、前者が<４>’→<３>の順序であるのに対して、後者は<３>→<４>の順序であって、工程順序についての思想が正反対であり互いに排他的であるから、第１引用例の技術と第２引用例の技術とを組み合わせて実施することは、工程順序として絶対に不可能である旨主張する。
上記１(2)に認定のとおり、第１引用例には、「最後に、テトラエトキシシランのプラズマ分解により、二酸化シリコン層が積層される。この酸化層の目的は、例えば吸着されたガスにより表面バンドが曲がらないようにするためである。」と記載されている。
他方、第２引用例（甲第４号証）には、「所謂ＶＤ－ＩＤ特性がＶＤの小さい領域に於いて線型的にならずにＶＤ－ＩＤ特性曲線が歪んだものと成り好ましいトランジスタ特性を示さない。これ等は、ａ－Ｓｉ：Ｈから成る半導体層と電極との間に充分なるオーミック接触が形成されていない事に起因している。本発明は、斯かる点に鑑み成されたものであって、ＶＤ－ＩＤ特性曲線に歪みのない好ましいトランジスタ特性を示す非晶質シリコン（ａ－Ｓｉ）ＴＦＴの提供及びその製造法を提案することを目的とする。」（２頁左下欄１４行ないし右下欄３行）と記載されていることが認められる。
しかし、審決の理由から明らかなように、審決が、相違点の判断にあたり、第２引用例から引用した技術は、「非晶質シリコン薄膜トランジスタを構成する各層の形成にあたり、同一のグロー放電装置を用いて、適宜ガスを切り替えて供給しながら、真空を破ることなく形成直後の新鮮な表面状態で、連続して相異なる３層の膜を形成すること」（甲第１号証６頁１９行ないし７頁４行）であり、第２引用例に記載の製造方法全体について引用しているわけではない。そして、第２引用例（甲第４号証）には、「本発明において、その目的を効果的に達成する為には、ｎ+層１０７を形成する際に、既に形成されてある半導体層１０５の表面を例えば堆積室内の真空を破る等して大気に晒す様なことはせず、形成直後の新鮮な状態の表面にｎ+層を形成する必要がある。」（４頁左上欄６行ないし１１行）と記載されていることが認められるところ、第１引用例記載のものにおいて、酸化層（二酸化シリコン層）の目的が、例えば吸着されたガスにより表面バンドが曲がらないようにするためであるとされていることと照らし合わせると、第１引用例及び第２引用例は、一旦形成された層を大気等に晒さないように層を形成するという目的を有する点では共通するところがあるといえるから、両者は問題にしている事項が全く異なるという原告の主張は当を得ないものである。
また、審決が、第２引用例記載のものから引用した技術は上記のとおりであって、ソース電極及びドレイン電極となる金属膜の作成工程（<３>の工程）をも含めて相違点を判断しているわけではないから、工程順序についての思想が正反対であり互いに排他的であるとの原告の主張も当を得ないものというべきである。
したがって、原告の上記主張は採用できない。
ⅱ．原告は、本願発明の課題とされているような最終のパッシベーション膜形成工程中の再加熱によるチャネル部の変質という現象を知らず、この点についての問題意識がない当業者は、第１引用例と第２引用例に接しても、両者を結び付けて考える契機がない旨主張する。
しかしながら、本願明細書の特許請求の範囲には、<３>の工程の次に、原告が主張する<４>”の工程（最終保護膜の形成）を行うことについての記載がなく、また、発明の詳細な説明にも、<４>”の工程を行うことについて何ら説明がないから、<４>”の工程は本願発明の要旨外の事項といわざるを得ず、本願発明は、最終のパッシベーション膜形成工程中の再加熱によるチャネル部の変質を少なくするということを課題としているとは認め難い。
なお、甲第６号証によれば、本願発明の発明者らが、米国の専門雑誌（「Proceedings of the SID」２３巻４号、１９８２年発行）に本願発明につき報告した論文には、上記<４>”の工程が記載されていることが認められるが、上記雑誌は本願出願後に刊行されたものであるし、この論文内容から、本願明細書には、<４>”の工程が記載されていたとすることはもとよりできない。
したがって、本願発明は上記課題を有することを前提とする原告の上紀主張は失当というべきである。
(4)以上のとおりであって、相違点についての審決の判断に誤りはなく、取消事由２は理由がない。
四 よって、原告の本訴請求は理由がないから棄却することとし、訴訟費用の負担について行政事件訴訟法７条、民事訴訟法８９条を適用して、主文のとおり判決する。
（裁判長判官 伊藤博 裁判官 濵崎浩一 裁判官 市川正巳）
別紙
<省略>